(excerpt translation)

Japanese Utility Model Appl. Publication (kokai) No.: HEI 6-23276

Date of Publication (kokai): March 25, 1994

Title of the Invention: IC PACKAGE MOUNTING STRUCTURE

Application No.: HEI 4-60665

Application Date: August 28, 1992

Applicant: TOSHIBA CORP

Creator(s): M. TAKAMI

Int. Cl. 5 H05K 1/18 7/12

[Summary]

[Purpose] To provide an IC package mounting structure improved in property, which is resistant to operation failures and insulation fault.

[construction] An elastic spacer 2 with insulation is interposed between a substrate board 3 and an IC package 1 equipped with a plurality of radial pins piercing the substrate board 3 to establish electric continuity.

[Scope of Claim for Utility Model Registration]

[claim 1] An IC package mounting structure, comprising:

an IC package with a plurality of electrode pins piercing a substrate board to establish electric continuity; and

an insulator interposed between said IC package and said substrate board in such a manner that the plural electrode pins, exposed between said IC package and said substrate board, are

-2/2 pages -HEI 6-23276

concealed.

[claim 2] An IC package mounting structure as set forth in claim 1, wherein said insulator is adhesive.

[Brief Description of the Drawings]

- [FIG. 1] One preferred embodiment of the present utility model
- [FIG. 2] A cross section of FIG. 1
- [FIG. 3] A perspective view of an example of a spacer
- [FIG. 4] A perspective view of another example of a spacer
- [FIG. 5] A cross section of a previous IC package mounting structure

[In the Drawings]

1...IC package, 2...spacer, 3...substrate board, 4...radial lead pin,
5...hole, 6...adhesive

(19)日本国特許庁 (JP)

(12) 公開実用新案公報 (U)

(11)実用新案出願公開番号

実開平6-23276

(43)公開日 平成6年(1994)3月25日

(51)Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

H 0 5 K 1/18

1/18 7/12 D 9154-4E

M 7301-4E

審査請求 未請求 請求項の数2(全 2 頁)

(21)出願番号

実願平4-60665

(71)出願人 000003078

FΙ

株式会社東芝

(22)出願日

平成 4年(1992) 8月28日

神奈川県川崎市幸区堀川町72番地

(72)考案者 髙見 昌之

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝小向工場内


(74)代理人 弁理士 則近 憲佑

(54)【考案の名称】 I Cパッケージの取付構造

(57)【要約】

【目的】 動作不良や絶縁不良が起こりにくく、良好な特性が得られる I C パッケージの取付構造を提供することを目的とする。

【構成】 基板3に貫通されて導通をとるべく複数のライアルリードピン4を備えてなる I C バッケージ 1 と前記基板3 との間に絶縁性で弾性体のスペーサ2を介在したこと特徴とする。



1

【実用新案登録請求の範囲】

【請求項1】 基板に貫通されて導通をとるべく複数の電極ピンを備えてなる I C パッケージと、前記 I C パッケージと前記基板との間に露出した前記複数の電極ピンを隠蔽するように前記 I C パッケージと前記基板との間に絶縁物を介在したことを特徴とする I C パッケージの取付構造。

【請求項2】 前記絶縁物は粘着性を有することを特徴とする請求項1記載のICパッケージの取付構造。

【図面の簡単な説明】

*【図1】本考案の一実施例の構成を示す図。

【図2】図1の断面を示す図。

【図3】スペーサの一例を示す斜視図

【図4】図3と異なるスペーサの一例を示す斜視図。


【図5】従来の [C パッケージの取り付け構造を示す断面図。

【符号の説明】


1…ICパッケージ, 2…スペーサ, 3…基板, 4…ラジアルリードピン, 5…孔, 6…粘着剤

*10


【図1】




【図3】




【図5】



【図2】



【図4】



【考案の詳細な説明】

[0001]

【産業上の利用分野】

本考案は、電子回路を実装してなるプリント基板へのICパッケージの取付構造に関する。

[0002]

【従来の技術】

近年、半導体プロセス技術の進展によりICの大規模化が進み、中でもゲートアレイはその汎用性の高さ、開発期間の短さから各種分野で盛んに用いられている。

この大規模のゲートアレイは、入出力信号及び電源グランド等の接続のため多数の電極を備え、数百本の入出力ピンを備えることもめずらしくない。

[0003]

このパッケージの代表的なものにPGA(ピングリッドアレイ)がある。このパッケージは、通常はセラミック等の本体のいずれか片方の面に格子状にラジアルリードピンが取り付けられて構成される。プリント基板に実装するときはあらかじめPGAのリードピンと合致するように孔を設けておき、ピンを挿入した後に半田付けする。

[0004]

図5に上述した従来のICパッケージの取付構造の断面図を示す。プリント基板3にICパッケージ1を取り付る際に注意すべきことは、ラジアルリードピン4をその根元まで挿入しないで必ずICパッケージ1と基板3との間に空隙を設ける必要がある点である。この空隙の存在により、基板3に加わる外力がリードピン4のICパッケージ1側の根元に直接加わらない。

[0005]

しかしながら、このような取り付けを行ってある機器内にこの基板を収容して使用する場合、とくに強制空冷で使用したりすると、この I C パッケージ 1 と基板 3 間の空隙にホコリが蓄積しやすい。したがって、外部環境が劣悪の場合はピン間の絶縁不良が発生する恐れがあった。

[0006]

また、試験、修理などの作業中、この空隙内部に金属ゴミ等をいれてしまうと取り除くのが大変であるばかりでなく動作不良をおこしかねないという問題があった。

[0007]

【考案が解決しようとする課題】

上述したように、従来のICパッケージ取付構造では、ICパッケージと基板 との間に生じた空隙が原因で動作不良や絶縁不良が発生するという問題点があっ た。

[0008]

本考案は上記事情を考慮してなされたもので、多極のラジアルリードピンを備えたICパッケージを基板に取付ける際、上記した空隙を生じないようにして、動作不良や絶縁不良が起こりにくく良好な特性が得られるICパッケージの取付構造を提供することを目的とする。

[0009]

【課題を解決するための手段】

上記課題を解決するために本考案は、基板に貫通されて導通をとるべく複数の電極ピンを備えてなるICパッケージと、前記ICパッケージと前記基板との間に露出した前記複数の電極ピンを隠蔽するように前記ICパッケージと前記基板との間に絶縁物を介在したこと特徴とする。

[0010]

【作用】

上記した構成において、ICパッケージと基板との間に介在された絶縁物が前記ICパッケージと前記基板との間の空隙を埋めてICパッケージと基板との間の複数の電極ピンを外部から隠蔽するとともに、基板に加わる外力を吸収してこの外力がリードピンのICパッケージ側の根元に直接加わるのを防ぐ。

[0011]

【実施例】

以下、本考案の実施例を図面を参照して説明する。

図1は本考案の一実施例であるICパッケージの取付構造,図2は図1中のA-A´で切った断面図を示す。図1,図2において、図5と同一部分には同一符号を付し、詳しい説明は省略する。

[0012]

図1及び図2において、2は絶縁性のスペーサである。このスペーサ2は、I Cパッケージ1を基板3に取り付ける際に、あらかじめ基板3に取り付けられる 。そして、図2から明らかなように、このスペーサ2はICパッケージ1と基板 3の間のラジアルリードピン4が露出しないようになっている。

[0013]

スペーサ 2 はその外周部に粘着剤 6 が塗布されている。この粘着剤 6 は I C パッケージ 1 が浮いてスペーサ 2 との間に空隙ができてしまうことのないように設けれているもので、接着剤でもかまわない。

[0014]

また、スペーサ2の材料としてはシリコンゴム等の耐熱性のある弾性体であれば何でもよい。さらにスペーサ2は均一な厚みを備え、図3に示すようにラジアルリードピンが貫通する孔5が形成されている。

[0015]

このスペーサ2は上記した構成に限ることはない。たとえば図4に示すように位置決め用の孔5を四隅に配して他の部分はくり抜いても図1や図3に示したスペーサ2と同様の作用が得られる。さらに、図示しないが、孔5を設けず外周部のみにスペーサを介するようにしても良いことは言うまでもない。

[0016]

以上述べたように、本考案によれば、ICパッケージと基板との間の空間にゴミなどが侵入しないので、動作不良や絶縁不良などを起こすことはない。さらに、取り付け作業中の事故も防ぐことができる。また、一般に、PGA型のICにおいてはチップの放熱のためにフィンが上面に取り付けられるが、本考案の構造を用いれば、通風断面積が少なくてすむ。すなわち、IC下部の空気の流れを止めることにより、強制空冷の効果をより大きくすることができる。

さらに、スペーサそのものは弾性体であり、基板にかかるストレス (外力) に

対してラジアルリードピンの根元が弱くなることはない。

[0017]

【考案の効果】

以上詳述したように、本考案によればICパッケージと基板の間に空隙がないので動作不良や絶縁不良は発生しなくなり良好な特性を得ることができる。